Der Platz wird knapp.
Wir sind gegen die Wand gefahren. Moores Gesetz starb nicht in Würde – es hörte einfach auf zu funktionieren, als die Rechnung für die nächste Fabrik eine Milliarde Dollar überstieg. Daher beschloss Huawei, das Thema zu wechseln. Nicht die Hardware selbst, sondern wie wir sie messen.
Auf der ISCAS-Konferenz im Mai 2026 meldete sich He Tingbo zu Wort und stellte eine neue Roadmap vor. Es wird das Tau-Skalierungsgesetz ($\tau$) genannt.
Das Konzept ist einfach. Vergessen Sie das Schrumpfen. Fangen Sie an, schneller zu werden.
Die Metrik ist wichtig
Fünfzig Jahre lang haben wir Transistoren verkleinert. Kleiner war schneller. Billiger war besser. Bis es nicht mehr der Fall war. Die Kosten für die Entwicklung eines einzelnen fortschrittlichen Chips sind explodiert, doch die Leistungssteigerungen sind ins Stocken geraten. Wir haben den Raum ausgequetscht, bis nichts mehr gequetscht werden konnte.
Laut Huawei liegt die Lösung nicht in der Geometrie. Es ist Physik. insbesondere Signalausbreitung.
Tau ist die Zeit, die ein Signal benötigt, um sich zu bewegen. Eine Verzögerung. Eine Pause im Informationsfluss.
Das Ziel besteht darin, $\tau$ über den gesamten Stapel zu komprimieren.
Dies gilt sowohl für den winzigen Transistor als auch für das riesige Rechenzentrum. Weniger Verzögerung bedeutet mehr Rechenleistung. Sie müssen nicht um die neueste EUV-Lithographiemaschine betteln, um die Dinge kleiner zu machen. Machen Sie es einfach schneller.
LogicFolding: Stapeln
Sie nennen die Methode LogicFolding. Es ist vertikal. Sie stapeln digitale Logik, analoge Schaltkreise und Speicher in übereinander gestapelten aktiven Schichten.
Die bisherigen Ergebnisse? Ein Dichtesprung von 55 %. Steigerung der Energieeffizienz um 41 %.
Alles ohne Änderung des Herstellungsprozessknotens. Nur das Design.
Als nächstes kommen Kirin-Chips. Hier tickt die Uhr:
- 2026: 3,1-GHz-Kerne kommen auf den Markt.
- 2027: 3,39 GHz.
- 2028: 3,71 GHz.
- 2029: 4 GHz.
Sie behaupten, dass die Dichte bis 2031 einem Prozess von 1,4 nm entsprechen wird. Auch wenn wir physisch noch nicht an dieser lithografischen Grenze sind. Es handelt sich um eine Dichteäquivalenz, die durch Falten und nicht durch Schrumpfen erreicht wird.
Die Fan-Out-Wand durchbrechen
KI stößt an eine andere Wand. Die Umfänge sind klein. Die Flächen sind groß. Wenn Sie genug Chips für das KI-Training zusammenpacken, geht Ihnen der Platz für die Übertragung von Daten und Strom aus. Es ist das Fan-Out-Dilemma.
Huawei bringt Ressourcen an die Oberfläche. Sie verwenden 3D-Faltung, um die Skalierung mit der Fläche statt mit dem Umfang wachsen zu lassen.
Zwei Tools steuern dies. UnifiedBus (UB) reduziert die Remote-Latenz von Mikrosekunden auf etwa 100 Nanosekunden. Das ist allein im Gefühl ein Unterschied um eine Größenordnung. Dann gibt es noch Hi-ONE, eine optische Engine. 8 Tbit/s Bandbreite. Dadurch wird der SerDes-Abstand auf 5 cm verringert, während die Panels über eine Entfernung von 100 Metern miteinander kommunizieren können.
Die Ascend-Linie wird dies langsam übernehmen.
Das Modell 950 kommt 2026 mit 2,5D-Stacking auf den Markt. Der 990 wartet auf 30 vollständige Logikfaltungen. Die Einführung ist zwar langsam, aber der Zeitplan steht fest.
Offen oder Pleite?
Er Tingbo war unverblümt. Ein Unternehmen kann das nicht schaffen.
„Kein einzelnes Unternehmen kann unabhängig alle finden.“
Sie hat recht. Auf dieser Basis haben wir bereits 381 Varianten in Serie produziert. Sechs Jahre Arbeit. Aber der nötige Sprung ist riesig. Hundertfaches Wachstum bis 2035?
Das wird nicht in einem Silo passieren. Das Tau-Gesetz erfordert, dass globale Ingenieure die Metrik übernehmen. Wenn sie das nicht tun, bricht der Stapel zusammen.
Oder vielleicht auch nicht. Vielleicht wartet die Zeit.
